前工程と後工程の境界が消える？ 微細化と積層が交差する「半導体技術」の新潮流【先読み！研究開発トレンド】

Chematels編集チームの「シーエムシー出版」編集担当者より、新刊書籍の出版タイミングに合わせて、最先端の研究開発の行方を「先読み」できる記事をお届けします。今回のテーマは「半導体技術」。AI需要の爆発的な増加を背景に、微細化（More Moore）と積層（More than Moore）という2つの進化軸が今、互いの境界を越えて「技術の交差」を起こしています。前工程と後工程の境界を融合させ、デバイス構造からパッケージングまでをトータルで変革する、半導体ロードマップの新潮流を本書から紐解きます。

これまでの半導体開発は、回路を描く「前工程」と、チップを保護・接続する「後工程」で明確に分業されてきました。しかし、微細化の物理的限界（鈍化）すなわちMoore’s Law限界説やコストの壁に直面した今、前工程の領域に後工程の技術が入り込み、後工程が性能を決定づける主役となる「境界の消失」が起きています。

2 nm世代以降の主流となる「ナノシート（Nanosheet）構造」に加え、次世代の核心となるのが「裏面電源供給技術（BacksidePower）」です。

これは3D実装に使われるウェハーの貼り合わせにより電源ラインを裏面に配置する技術です。つまり、3D接合という後工程の技術を前工程に導入することになります。配線の自由度とチップ面積の縮小を両立させるこの手法は、設計ルールを根本から変えるビジネスチャンスとなります。

半導体技術の進化は、単なるスペック競争に留まりません。デジタル・トランスフォーメーション（DX）の加速に伴う膨大なデータ処理は、膨大な電力消費を伴います。そのため、これまでの評価指標であった、“性能”向上（performance）、“電力”低減（power）、“面積”削減（area）、“コスト”削減（cost）に、“環境”配慮（Environment）を加えた「PPACE」という考え方が、ロードマップの最優先事項となっています。

カーボンニュートラルやSociety 5.0の実現に向け、いかに低消費電力で高度な演算を実現するかという命題に対し、日本が世界に誇る「材料」や「製造装置」の力が必要不可欠です。高NA-EUVリソグラフィを支えるフォトレジスト材料、3D積層を実現する高精度な接合装置、そして放熱を管理する高度な封止材といった、これら日本の強みとなる技術が、世界中の半導体製造を根底から支えています。

新刊『半導体技術資料集』は、前工程・後工程における先端技術（結晶材料プロセス、リソグラフィ、エッチング、CMP、洗浄、ダイシング、封止)、ならびに、応用展開としてのパワーエレクトロニクス技術ごとに体系的に整理し、関連文献を一冊の技術資料集として再編集しました。半導体技術の全容を俯瞰できる一冊です。半導体の潮流が劇的に変わろうとする今、業界の「いま」と「これから」を掴むために、今のうちにチェックしておきたい内容になっています。

『半導体技術資料集』は、2026年3月30日発行。詳しくは、こちらのご案内をチェックしてみてください。誌面サンプルもご登録の上、ご覧いただけます。